10人
不限
2年以上
18-50
性别不限
微简历可投
职位描述
教育背景：本科及以上学历，通信、计算机、自动化、电子工程、机电工程、软件工程、网络工程、物理、数学、机电等理工科相关专业。微电子、集成电路、半导体材料专业者优先。工作职责：1. 根据规格要求，完成模块级别的布局布线；2. 根据时序要求，完成模块级别的时钟树设计和时序收敛；3. 完成模块级别的形式验证. LVS/DRC检查。岗位要求：1. 有较强的数字电路和模拟电路基础；2. 具备快速学习能力、较强的沟通能力。具备以下技能者优先考虑：有实际使用自动布局布线EDA工具的经验，完成过模块级的布局布线和时序收敛。